吉田 隆一 (ヨシダ タカイチ)

YOSHIDA Takaichi

写真a

職名

教授

研究室住所

福岡県飯塚市川津680-4

研究分野・キーワード

オブジェクト指向計算, 分散計算, 適応性

Scopus 論文情報  
総論文数: 0  総Citation: 0  h-index: 2

Citation Countは当該年に発表した論文の被引用数

出身大学 【 表示 / 非表示

  • 1982年03月   慶應義塾大学   工学部   電気工学科   卒業   日本国

出身大学院 【 表示 / 非表示

  • 1987年03月  慶應義塾大学  工学研究科  電気工学専攻  博士課程・博士後期課程  修了  日本国

取得学位 【 表示 / 非表示

  • 慶應義塾大学 -  工学博士  1987年03月

学内職務経歴 【 表示 / 非表示

  • 2019年04月
    -
    継続中

    九州工業大学   大学院情報工学研究院   情報・通信工学研究系   教授  

  • 2008年04月
    -
    2019年03月

    九州工業大学   大学院情報工学研究院   情報創成工学研究系   教授  

所属学会・委員会 【 表示 / 非表示

  • 1998年04月
    -
    継続中
     

    情報処理学会  日本国

  • 2000年04月
    -
    継続中
     

    米国電気電子学会(IEEE)  アメリカ合衆国

  • 2014年06月
    -
    継続中
     

    (公)飯塚研究開発機構  日本国

専門分野(科研費分類) 【 表示 / 非表示

  • 計算機システム

 

論文 【 表示 / 非表示

  • Architecture-aware Cost Function for 3D FPGA Placement Using Convolutional Neural Network(共著)

    Qian Zhao, Motoki Amagasaki, Masahiro Iida, Takaichi Yoshida

    Proceedings - 2020 8th International Symposium on Computing and Networking, CANDAR 2020      235 - 241   2020年11月  [査読有り]

    Japan  Naha  2020年11月  -  2020年11月

     概要を見る

    Three-dimensional (3D) FPGAs can implement much higher logic density than present 2D FPGAs by stacking multiple FPGA device layers with 3D IC technology. However, routing architectures of 3D FPGAs are very different from those of conventional FPGAs with a regular 2D array structure, so a new universal architecture-aware placement method is required. In this work, we propose a convolutional neural network (CNN)-based pre-routing wirelength prediction cost function for 3D FPGA placement. By training an optimized CNN with a dataset made from actual routing results, the CNN can learn 3D FPGA architecture features and predict net wirelength accurately. Dataset generation, CNN structure exploration, and training processes are universal and automated, so the proposed method can be easily applied to different 3D FPGAs. The evaluation results show that post-routing total wirelength can be significantly reduced with a 3D FPGA placer that uses the CNN-based cost function for global placement phase and then uses the conventional half-perimeter wirelength (HPWL)-based cost function for detailed placement phase.

    DOI Scopus

  • A microcode-based control unit for deep learning processors(共著)

    Qian Zhao, Yasuhiro Nakahara, Motoki Amagasaki, Masahiro Iida, Takaichi Yoshida

    Proceedings - 2020 IEEE 34th International Parallel and Distributed Processing Symposium Workshops, IPDPSW 2020      139 - 142   2020年05月  [査読有り]

     概要を見る

    © 2020 IEEE. Heterogeneous computing systems that integrate general-purpose processors with various types of application-specific accelerators are becoming mainstream. However, designing an efficient and flexible instruction set architecture (ISA) for a new accelerator is challenging. In this paper, we design a deep learning processing unit (DPU) as an example in order to explore a microcode-based control unit approach for application-specific accelerators. By removing the conventional ISA-based control logic and directly exposing the necessary control signals of the hardware blocks through a sequencer-based microprogrammed control unit, the functional capability of the accelerator is no longer limited by the ISA. Moreover, the design cycle can be shortened because the control logics are moved from hardware to firmware.

    DOI Scopus

  • A pre-routing net wirelength prediction method using an optimized convolutional neural network(共著)

    Ryota Watanabe, Yuki Katsuda, Qian Zhao, Takaichi Yoshida

    Proceedings - 2019 7th International Symposium on Computing and Networking Workshops, CANDARW 2019  ( Institute of Electrical and Electronics Engineers )    115 - 120   2019年11月  [査読有り]

    Japan  Nagasaki  2019年11月  -  2019年11月

     概要を見る

    © 2019 IEEE. The total wirelength of a circuit implementation is an important metric to evaluate the quality of an FPGA design flow. The wirelengths of all nets of a circuit are determined by routing, but pre-routing stages like placement can use a wirelength prediction model to direct the generation of a placement solution with a shorter total wirelength for routing. The conventional VPR employs a wirelength prediction model based on the bounding box size and the number of sinks of a net, which works well for an FPGA of a regular 2D array structure. However, new FPGA architectures like 3D-FPGA and hierarchical routing cannot use such a simple model. In this work, we propose a method to build an optimized net wirelength prediction model using a convolutional neural network, which can learn routing features from routed nets without manual tunings. The evaluation results show an optimized CNN model also has higher accuracy than the VPR model.

    DOI Scopus

  • Implementation of FPGA building platform as a cloud service (共著)

    Ryota Watanabe, Saika Ura, Qian Zhao, Takaichi Yoshida

    International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies      6 pages   2019年06月  [査読有り]

    Japan  Nagasaki  2019年06月  -  2019年06月

     概要を見る

    © 2019 Association for Computing Machinery. The building environment for field-programmable gate array (FPGA) development has a number of requirements such as using high-end computers for faster hardware compilation and installing the various versions of FPGA computer-aided design (CAD) tools specified by different projects while at the same avoiding conflicts between these tools. These requirements make it difficult to enable FPGA development on a wide range of devices, which is critical for developers from different application domains if they are to leverage FPGAs to their full extent. In this work, we propose an FPGA project building platform that reduces hardware costs by sharing high-performance servers between developers and enables a variety of FPGA CAD tools to be available in one platform by using container technology. The evaluation of the proposed platform showed that it provides shared and clean building environments without having significant performance overhead.

    DOI Scopus

  • A Platform-as-a-Service System for FPGA Education and Development (共著)

    Qian Zhao, Takaichi Yoshida

    CompEd 2019 - Proceedings of the ACM Conference on Global Computing Education      2019年05月  [査読有り]

    China  Chengdu,Sichuan  2019年05月  -  2019年05月

     概要を見る

    © 2019 Copyright held by the owner/author(s). Publication rights licensed to ACM. As a promising technology for the post-Moore era, FPGAs (Field- Programmable Gate Arrays) have been employed in a variety of cloud and edge applications to provide hardware acceleration capability. However, with the introduction of FPGAs, the system architecture and development flow are becoming more complicated. In this work, we propose a PaaS (Platform-as-a-Service) approach to simplify the education and development of an FPGA accelerated system, which allows the FPGA development can be completed with only a browser, and then the PaaS system can automatically perform FPGA compilation and deployment.

    DOI Scopus

全件表示 >>

口頭発表・ポスター発表等 【 表示 / 非表示

  • Privacy-Preserving Neural Network Training and Inference with Homomorphic Encryption

    Sunarto Jonathan Hans, Zhao Qian, Yoshida Takaichi

    2020年度電気・情報関係学会九州支部連合大会  (オンライン開催(大会本部:九州産業大学))  2020年09月  -  2020年09月    電気・情報関係学会九州支部連合大会委員会

     概要を見る

    Using the high-performance cloud computing infrastructure to accelerate training and inference of deep learning neural networks is becoming mainstream. However, privacy leakage risk also increases because user data for training and inference must be plaintext in the cloud. To achieve a privacy-preserving neural network processing on a public cloud, we propose Homomorphic Encryption Neural Network (HE-NN), which can perform training and inference with encrypted data. For evaluation, we show the inference accuracy and processing time profiling of the proposed HE-NN.

  • ディープラーニングを用いた3次元FPGAでのネット配線長予測

    森田 晴道, 趙 謙, 吉田 隆一

    2020年度電気・情報関係学会九州支部連合大会  (オンライン開催(大会本部:九州産業大学))  2020年09月  -  2020年09月    電気・情報関係学会九州支部連合大会委員会

     概要を見る

    従来の2次元FPGA(Field-programmable Gate Array)の配置段階において一般的に使われる配線長予測モデルHPWL(Half-perimeter Wirelength)は、複雑な配線構造を持った3次元FPGAに適用した場合、ネットの配線長の予測精度が低い問題がある。本研究では、ディープラーニングを用いた3次元FPGAでのネット配線長予測手法を提案する。実際のルーティング結果を用いて畳み込みニューラルネットワーク(CNN)を訓練することで、個々の3次元FPGA構造に特化した高精度なネット配線長予測モデルを容易に作成することができた。

  • ハードウェアとソフトウェアの融合による高性能な適応型分散システム

    野田 竜平, 趙 謙, 吉田 隆一

    2020年度電気・情報関係学会九州支部連合大会  (オンライン開催(大会本部:九州産業大学))  2020年09月  -  2020年09月    電気・情報関係学会九州支部連合大会委員会

     概要を見る

    分散システムにおいて通信量の変動やデバイスの故障などの環境変化が絶えず発生している。それらの環境変化に対して情報システムの機能を変更して適応する必要がある。そこで我々の先行研究ではソフトウェアの機能モジュールを自律的に入れ替えることによって適応型分散システムJuiceを提案している。本研究ではFPGA(Field Programmable Gate Array)をハードウェアアクセラレータとして用いて、ハードウェア機能も変更出来る、高性能な適応型分散システムを提案する。FPGAの再構成を利用し、ハードウェアとソフトウェアの融合による環境適応の実現を目指す。

  • CNN を用いた FPGA ネット配線時間の予測モデルの一検討

    勝田 祐基, 渡邉 凌太, 趙 謙, 吉田 隆一

    若手の会セミナー 2019  (唐津市)  2019年12月  -  2019年12月    情報処理学会 九州支部

  • Fusing Software and Hardware for High Adaptability in Dynamic Reconfigurable Distributed System

    Shinya Nakayama, Qian Zhao, Takaichi Yoshida

    7th International Symposium on Applied Engineering and Sciences (SAES2019)  (Serdang, Selangor, Malaysia)  2019年11月  -  継続中    Universiti Putra Malaysia, Kyushu Institute of Technoligy

全件表示 >>

報道関係 【 表示 / 非表示

  • 小型の乱数発生装置 ネットの暗号、より安全に

    日経産業新聞  2002年09月05日

    高木相,吉田隆一

  • 乱数生成装置を開発 情報セキュリティー確保で 半導体の白色雑音を利用

    日本工業新聞  2002年08月30日

    高木相,吉田隆一,廣田豊彦

 

担当授業科目 【 表示 / 非表示

  • 2020年度  並列・分散システム

  • 2020年度  計算機システムⅡ

  • 2020年度  システムアーキテクチャ特論

  • 2020年度  計算機アーキテクチャ

  • 2020年度  計算機アーキテクチャ

全件表示 >>

教育活動に関する受賞・指導学生の受賞など 【 表示 / 非表示

  • Best Paper Award

    2019年11月   The 7th International Workshop on Computer Systems and Architectures

その他教育活動 【 表示 / 非表示

  • ICTクラウドコース担当

    2020年04月
    -
    2021年03月

     概要を見る

    本コースは、産業界や他大学との連携により、インターシップや、課題解決型グループ学習、ソフトウェア開発プロセスに関わる演習を通じて、大学院における実践的教育を推進するもので、学内の「令和2年度大学改革プロジェクト事業(教育)」に採用された。

  • ICTクラウドコース担当

    2019年04月
    -
    2020年03月

     概要を見る

    本コースは、産業界や他大学との連携により、インターシップや、課題解決型グループ学習、ソフトウェア開発プロセスに関わる演習を通じて、大学院における実践的教育を推進するもので、学内の「平成31年度大学改革プロジェクト事業(教育)」に採用された。

  • ICTクラウドコース担当

    2018年04月
    -
    2019年03月

     概要を見る

    本コースは、産業界や他大学との連携により、インターシップや、課題解決型グループ学習、ソフトウェア開発プロセスに関わる演習を通じて、大学院における実践的教育を推進するもので、学内の「平成30年度大学改革プロジェクト事業(教育)」に採用された。

 

学会・委員会等活動 【 表示 / 非表示

  • 2020年06月
    -
    2022年06月

    (公)飯塚研究開発機構   理事

  • 2020年04月
    -
    2022年03月

    福岡県後期高齢者医療広域連合   行政不服審査会 会長職務代理

  • 2019年12月
    -
    2021年12月

    福岡県後期高齢者医療広域連合   情報公開・個人情報保護審査会 会長職務代理

  • 2018年06月
    -
    2020年06月

    (財)九州産業技術センター 技術企画委員会   委員

  • 2018年06月
    -
    2020年05月

    (公)飯塚研究開発機構   理事

全件表示 >>

 

国際会議の開催 【 表示 / 非表示

  • 2013 International Workshop on ICT

    2013年12月12日  -  2013年12月14日  Kyushu Chapter of Information Processing Society of Japan,Software Engineering Society/The Korean Institute of Information Scientists and Engineers, Association of Computers and Informatics Institution of Indonesia

国際交流窓口担当 【 表示 / 非表示

  • ハサヌディン大学  2017年07月  -  継続中