担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   愛媛   2024年09月13日  -  2024年09月16日

DOI： 10.12792/icisip2024.046

DOI： 10.12792/icisip2024.046

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   愛媛   2024年09月13日  -  2024年09月16日

DOI： 10.12792/icisip2024.051

DOI： 10.12792/icisip2024.051

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   愛媛   2024年09月13日  -  2024年09月16日

DOI： 10.12792/icisip2024.050

DOI： 10.12792/icisip2024.050

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   愛媛   2024年09月13日  -  2024年09月16日

DOI： 10.12792/icisip2024.049

DOI： 10.12792/icisip2024.049

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

We are developing a sprite drawing software suitable for automatic hardware generation by high-level synthesis. Sprite drawing stores the sprite image into a frame memory pointed to by the origin coordinates. Frame memory is typically realized with high-capacity DRAM such as DDR SDRAM. The DDR SDRAM is prone to stalls when the memory accesses have randomness. The performance of sprite drawing hardware may depend on the drawing pattern on the frame memory in contrast with a CPU hiding the frame memory by a cache memory. This paper investigates how hardware and software performance varies with varying sprite drawing patterns. The results show that hardware achieves better real-time performance than software execution, although the performance variation of hardware due to drawing conditions is slightly larger than that of software execution.

DOI： 10.1145/3686625.3686626

Kyutacar

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=85203795732&origin=inward

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

As the IoT progresses, various SoCs are being developed. If a SoC is in high demand, the development cost per chip is small, but if the demand is localized, the development cost is large, resulting in more expensive products. To solve this problem, we aim to develop a general-purpose SoC with hardware interfaces for all peripheral devices. Since it is difficult to develop such a SoC due to hardware constraints, the dynamic reconfiguration of FPGA is used to deploy only what is necessary for processing in the reconfiguration unit. In addition, we aim to develop a general-purpose architecture that facilitates the design and development of dedicated hardware interfaces for each peripheral device. This architecture is to achieve a general-purpose SoC by seeking the cooperation of engineers around the world. Toward the development of this architecture, we will first focus on SPI devices. In developing hardware device drivers for SPI devices, RTL description is used for the parts that describe clock-cycle-based operations, and high-level synthesis is used for the parts that describe procedure-based operations. In this study, the BME280, a temperature, humidity, and barometric pressure sensor for SPI devices, is used to convert the device driver functionality to hardware for efficient use. This paper describes the hardware implementation of the part that reads multiple calibration data to correct the sensor data, and evaluates the performance, circuit size, and power efficiency through demonstration experiments using an actual device.

DOI： 10.1145/3686625.3686629

Kyutacar

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=85203790525&origin=inward

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

Mobile devices are required to have higher performance and more functionality while conserving more power. To realize high-performance and low-power game applications by dynamic hardware reconfiguration on a FPGA equipped with mobile devices, we are developing a hardware-oriented game library so that high-level synthesis can generate efficient hardware automatically. Usually, large images and other data used in games are stored in an external memory instead of hardware internally but loading them from the external memory may be time-consuming. Therefore, this paper proposes a hardware organization to utilize the internal memory in a FPGA to reduce the external memory accesses, and then develops a sprite drawing hardware combines software optimized for high-level synthesis and the internal memory in a FPGA. Through demonstration experiments using an actual device, this paper evaluates the execution time, circuit size, and power efficiency.

DOI： 10.1145/3686625.3686632

Kyutacar

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=85203803438&origin=inward

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   松江   2024年03月26日  -  2024年03月30日

DOI： 10.12792/iciae2024.027

DOI： 10.12792/iciae2024.027

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   松江   2024年03月26日  -  2024年03月30日

DOI： 10.12792/iciae2024.030

DOI： 10.12792/iciae2024.030

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   松江   2024年03月26日  -  2024年03月30日

DOI： 10.12792/iciae2024.029

DOI： 10.12792/iciae2024.029

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   松江   2024年03月26日  -  2024年03月30日

DOI： 10.12792/iciae2024.028

DOI： 10.12792/iciae2024.028

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（学術雑誌）

We are developing pencil-drawing-style image conversion software suitable for high-level synthesis, HLS, technology that automatically converts software into hardware. The pencil-drawing-style image conversion consists of the former and latter processes. The former generates the images expressing edge strengths and their directions. The latter process convolves the line segment corresponding to the edge strength with its direction. As hardware-oriented software description, the medium data across the former and latter processes are optimized. In addition, the former and latter processes are overlapped between the FIFO buffer passing the medium data. The obtained image is still a gray-scaled image. To make it support the color image, this paper inserts a process compositing the original color image with the grayed pencil-drawing-style image to not intervene in the pipelined data path behavior. As a result, an HLS tool used is expected to generate a hardware module with the ideal pipelined data path by one output data/one clock. The experimental results show that the colorization hardware had no significant performance degradation issues for circuit size, run time, or power efficiency compared to the pencil drawing hardware with grayscale. Compared with the software execution, our hardware supporting color image can achieve 4.2 times the performance improvement and 130 times power efficiency.

DOI： 10.1007/s10015-023-00927-2

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=85180442262&origin=inward

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

エジプト(オンライン)   Alexandria   2023年12月18日  -  2023年12月20日

We are developing a sprite drawing process in a game software library optimized to make high-level synthesis, HLS, generate an efficient hardware. There are two description methods to realize an image processing consisting of several sub-processes. The one is line-based method processing every line and the another is frame-based method processing every image among them. Which method is better must be investigated when using HLS to develop a sprite drawing hardware. The experimental result shows that the frame-based method is better about performance because it reduces an overhead due to switching every line. However, the line-based method is more suitable from the viewpoints about the amount of hardware and power consumption.

DOI： 10.1109/JAC-ECC61002.2023.10479603

DOI： 10.1109/JAC-ECC61002.2023.10479603

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=85190685671&origin=inward

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   別府   2023年09月04日  -  2023年09月08日

DOI： 10.12792/icisip2023.030

DOI： 10.12792/icisip2023.030

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

韓国   済州島   2023年02月18日  -  2023年02月20日

We are developing a game programming software library so that high-level synthesis, HLS, can automatically generate high-performance and low-power hardware modules. A mobile terminal with a user-available reconfigurable device like Field programmable gate array, FPGA, we have proposed will efficiently perform game application built in HLS-oriented game library instead of power-hungry software execution. The dynamic hardware reconfiguration on a single FPGA can execute many kinds of game applications. Our previous research has developed software description methods for two-background scrolling in HLS-oriented game programming library by using two methods. They are (1) Full-parallel equips plural physical ports loading background images individually making HLS hardware execute the entire process parallelly increasing the amount of hardware: (2) Semi-parallel shares the single port loading background images serially, suppressing the hardware growth while achieving moderate performance by overlapping operation phases. We investigate two methods about execution time and power efficiency on the parallax scrolling with 2 to 4 backgrounds. The execution times of full-parallel hardware at 100MHz clock frequency are constantly about 9.65 [ms] while those of semi-parallel are 28, 38 and 47 [ms]. The PC at 3.2 GHz shows 78, 98 and 105 [ms] respectively as well. The power efficiencies about the full-parallel estimated considering hardware enlargement are 167, 208 and 112 times compared to the software execution in the PC, while those of semi-parallel are 94, 88 and 75 times. This fact indicates that the full-parallel is better strategy for parallax background scrolling in this case although more hardware resource are invested.

DOI： 10.1088/1742-6596/2559/1/012008

DOI： 10.1088/1742-6596/2559/1/012008

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=85172277917&origin=inward

担当区分：筆頭著者,　責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

韓国   済州島   2023年02月18日  -  2023年02月20日

The wireless sensor network, WSN, is a promising technology to make our social life better. However, the maintenance of the battery attached to each sensor node avoids WSN widely be used. The zero standby-power sensor node (ZSSN) extends battery life by eliminating standby power, but they impose high cost and maintenance burdens because each node has its own battery and wireless module. This paper proposes a wired-wireless hierarchical sensor network consisting of a small network group of ZPSNs (Zero power sensor node) with large capacitor as power supply that are wired together, and the parent node has a wireless module and an energy harvester. The proposed WSN can suppress the number of energy harvesters and wireless modules to that of groups. There are no batteries by replaced to the capacitors. That is, our WSN can reduce the maintenance and cost caused by which there is no battery, and each only parent node has wireless module and energy harvester. The experimental result shows that the standby ZPSN can keep enough voltage 48 days on the large capacitor to operate in active mode correctly.

DOI： 10.1088/1742-6596/2559/1/012004

DOI： 10.1088/1742-6596/2559/1/012004

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=85172276329&origin=inward

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   藤沢   2023年06月23日  -  2023年06月26日

We are developing pencil drawing style image conversion software suitable for High-Level Synthesis (HLS) technology that automatically converts software into hardware. As an initial step, we have developed software for HLS by dividing the entire process into former and latter sub-processes to reduce the size of the target, and then developed software for each of these sub-processes. Former and latter processes have been optimized for HLS, and the HLS hardware modules were able to achieve an ideal performance with well-pipelined data path. However, they are fired sequentially. So, the total performance has a rest of room to improve the performance by overlapping former and latter processes. This paper develops the HLS oriented software that the HLS can generate hardware module integrating former and later processes. This integration can achieve a totally pipelined data path across all processes. As a result, it is expected that the performance becomes ideal one without sequential executing part. The experimental result confirms the effectiveness of the proposed method by comparing the processing time, circuit size, and power efficiency with those of previous hardware.

DOI： 10.1109/ICCCI59363.2023.10210175

DOI： 10.1109/ICCCI59363.2023.10210175

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=85170036997&origin=inward

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   藤沢   2023年06月23日  -  2023年06月26日

A mobile terminal dynamically reconfiguring an optimal hardware for each application can achieve higher performance and lower power consumption. To develop game applications running on such mobile terminal requires a high-level synthesizable game library whose functions can be automatically converted to hardware modules. Each function in a high-level synthesizable library, must be written considering characteristic of hardware to be converted to an efficient hardware. This paper focuses on the drawing of 2D sprite characters which is a common function among many conventional software game libraries. Sprite movement is realized by drawing and compositing with a background image. To achieve this, we develop a software description suitable for high-level synthesis while taking into hardware characteristics. The characteristics considered are the burst transfer of memory access and the parallelization of the former and later processes. Experimental results show that our high-level synthesis hardware is 1.6 times faster and sixteen times more power efficient than software execution.

DOI： 10.1109/ICCCI59363.2023.10210177

DOI： 10.1109/ICCCI59363.2023.10210177

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=85170059033&origin=inward

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   熊本   2023年07月21日  -  2023年07月23日

Game applications that require high graphics performance have a large processing load, which greatly affects the running time of battery-driven mobile terminals. Mobile terminals that support dynamic partial reconfiguration of hardware can perform high-performance and low-power graphics processing through power-efficient hardware execution, rather than software. This paper develops hardware for the intersection determination process in ray-casting, which is utilized in the creation of high-graphic game applications. In the development, the HLS, which is an automated software-to-hardware conversion tool is used. We developed the software of intersection determination process so that the HLS can generate small-resource-usage, high-performance, and power-efficient hardware. Intersection determination of ray-casting is carried out by vector and square root calculation. Usually, these calculations are executed in floating-point operation. However, this operation method tends to increase the size of the circuit because it requires a great deal of resources when implemented hardware. It is not desirable due to a huge circuit size means high power consumption. Therefore, this paper shows an optimal method in vector and square root calculations using fixed point, while considering its accuracy. Also, through demonstrations on actual machines, we evaluate its usefulness in terms of performance, circuit size and power efficiency.

DOI： 10.1109/ICISPC59567.2023.00024

DOI： 10.1109/ICISPC59567.2023.00024

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=85183460173&origin=inward

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   熊本   2023年07月21日  -  2023年07月23日

A mobile terminal architecture which can dynamically reconfigure the optimal hardware for each application can achieve higher performance and lower power consumption compared with a conventional one. We are developing a software game library so that the high-level synthesis, HLS, can automatically generate an efficient hardware module in such mobile terminals. The HLS library must be built with deep consideration of hardware organization. Otherwise, the HLS converts software into a large and slow hardware module. This paper focuses on the drawing of 2D sprite characters. Character movement is achieved by repeatedly compositing the background image and sprite image during drawing. The data paths are parallelized on the sprite drawing process so that the HLS can produce better hardware. The experiments confirm the effectiveness of the proposed method on the actual machine and simulation.

DOI： 10.1109/ICISPC59567.2023.00026

DOI： 10.1109/ICISPC59567.2023.00026

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=85183473669&origin=inward

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   仙台   2022年12月07日  -  2022年12月09日

To effectively use high-level synthesis, which automatically converts software to hardware, it is necessary to create software programs considering hardware configuration. This paper attempts to automatically generate high-performance and power-saving hardware from software for pencil drawing style image conversion. The former process of the pencil drawing style image conversion reads the input image for each window and generates a lot of middle images. Automatic generation of better hardware requires an optimization of those memory accesses. The proposed method optimizing memory accesses achieves a performance improvement of about 65 times over the base hardware. As a result, the proposed method improved performance by about 1.4 times and 50 times compared to the software execution on a PC and an embedded CPU respectively.

DOI： 10.1007/978-3-031-29927-8_5

DOI： 10.1007/978-3-031-29927-8_5

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=85159485982&origin=inward

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   那覇   2023年03月26日  -  2023年03月30日

DOI： 10.12792/iciae2023.048

DOI： 10.12792/iciae2023.048

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   那覇   2023年03月26日  -  2023年03月30日

DOI： 10.12792/iciae2023.047

DOI： 10.12792/iciae2023.047

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   那覇   2023年03月26日  -  2023年03月30日

DOI： 10.12792/iciae2023.055

DOI： 10.12792/iciae2023.055

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   那覇   2023年03月26日  -  2023年03月30日

DOI： 10.12792/iciae2023.054

DOI： 10.12792/iciae2023.054

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（学術雑誌）

We are developing a game programing library which can be converted to hardware modules by high-level synthesis, HLS technology to realize high-performance and low-power mobile terminals executing game applications. High-level synthesis is a technology that converts software into hardware automatically. The game software is executed by high-speed and low-power hardware on the reconfigurable devices in the mobile terminals instead of power-hungry software execution. To make high-level synthesis tool generate desirable hardware module, we must describe software program well considering the hardware organization. In this paper, we developed two software description methods for dual background scrolling processing as one of functions in high-level synthesis-oriented game software library. We also evaluate the execution time, resource usage, and power consumption of hardware modules that high-level synthesis generated through the experiments and investigate which hardware module has better performance.

DOI： 10.1007/s10015-023-00866-y

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=85150612783&origin=inward

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   別府   2023年01月25日  -  2023年01月27日

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   別府   2023年01月25日  -  2023年01月27日

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   別府   2023年01月25日  -  2023年01月27日

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

2022年11月01日  -  2022年11月04日

We are developing background scrolling function in High-Level Synthesizable game programing library to realize high-performance and power-saving mobile terminals executing game applications by using hardware execution in Field Programmable Gate Array, FPGA. High-Level Synthesis converts software into hardware automatically and it can reduce heavy burden of hardware development. In game application, display resolution has not to be always same as game screen size. The hierarchy layering game screens with varying sizes on the display frame may provide more engaging effect to the game application. In such case like the size of game screen differs from the display resolution, the appropriate integration of the updated game screen into the display frame is required. Performing updating and embedding the game screen individually may lead to degrade the performance of hardware because useless memory copies become bottleneck. To solve this problem for the background scrolling on the game screen, we extend our function to fit the background scrolled to physical display resolution simultaneously. That is, this paper proposes a high-level synthesizable software description method for background scrolling considering hierarchy of display frame and evaluates this effect.

DOI： 10.1109/TENCON55691.2022.9977798

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=85145664621&origin=inward

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（学術雑誌）

Hardware processing is more suitable for embedded image processing systems because of its higher performance and lower power consumption compared to software processing. In order to gain market share in the rapidly expanding market, early development of products and early introduction to the market are essential. A high-level synthesis tool exists to support this. This tool automatically converts high-level languages into hardware description languages. In a real embedded system, maximum system performance and power saving can be achieved by an optimal combination of carefully generated high-level synthesis hardware and peripheral devices such as cameras and displays. We have developed a program description method for high-level synthesis of the median-based dynamic background subtraction method. In this study, the developed high-level synthesis hardware is installed in the system to obtain the maximum performance. The maximum frame rate, ignoring the performance of the real camera, was 166 fps when the image size was QVGA and the number of past time series data was N= 4 , which was very fast. Regardless of the image size, the hardware processing was more power efficient than the software processing.

DOI： 10.1007/s10015-022-00777-4

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=85134528992&origin=inward

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（学術雑誌）

The verification of image processing hardware using FPGAs requires various peripherals. Although commercially available FPGA boards also include peripherals, it is necessary to design and implement interface circuits to use them. Furthermore, since each board has different peripherals, new interfaces have to be designed each time. Also, these interface circuits are not generated by HLS. Therefore, we are developing a hardware verification environment that is independent of the peripherals of FPGA boards. The verification environment we proposed last time consists of a general-purpose FPGA board, a PC, and server/client programs running on the PC and on the CPU of the FPGA board. By virtualizing the peripherals to be installed in the product on the PC, verification can be performed regardless of the peripherals on the FPGA board. TCP/IP communication also makes it possible to verify huge images. However, in this verification environment, each verification has to be compiled on the FPGA implementation tool. Therefore, in this paper, we aim to create a verification environment in which hardware can be replaced dynamically during verification by implementing DPR.

DOI： 10.1007/s10015-022-00772-9

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=85133573194&origin=inward

担当区分：筆頭著者,　責任著者   記述言語：日本語   掲載種別：記事・総説・解説・論説等（商業誌、新聞、ウェブメディア）

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（学術雑誌）

We are developing a game programing library which can be converted to hardware modules by high-level synthesis, HLS technology to realize high-performance and low-power mobile terminals executing game applications. High-level synthesis is a technology that converts software into hardware automatically. The game software is executed by high-speed and low-power hardware on the reconfigurable devices in the mobile terminals instead of power-hungry software execution. To make high-level synthesis tool generate a desirable hardware module, we must describe software program well considering the hardware organization. In this paper, we develop a background scrolling processing as one of functions in high-level synthesis-oriented game software library. The pure software to realize the background scrolling has two nested loops accessing to the same array in the main loop. The former loop must finish all read and write accesses to the arrays before starting the operations of the latter loop. This prevents the latter loop starting in parallel to the former loop even if they have some parallelism. As a result, it disturbs making hardware high-speeded and well-pipelined by high-level synthesis tool and may lead to a significant latency. In this paper, we show a program description method to avoid this problem. With this method, high-level synthesis tool may convert background scrolling processing efficiently. In addition, we also evaluate the execution time, resource usage and power consumption of the hardware module that high-level synthesis generated through the experiment.

DOI： 10.1007/s10015-022-00758-7

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=85128090736&origin=inward

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   オンライン   2022年03月26日  -  2022年03月30日

DOI： 10.12792/iciae2022.031

DOI： 10.12792/iciae2022.031

担当区分：最終著者,　責任著者   記述言語：日本語   掲載種別：研究論文（学術雑誌）

Hardware-based image processing is suitable for embedded systems because of its high speed and low power consumption. In addition, by using the technology of high-level synthesis, the creation of hardware can be done quickly and flexibly. In this study, we developed an embedded system with a camera that has a median-based dynamic background subtraction function. In this system, we introduced the concept of a ring buffer to run three pieces of hardware in parallel. As a result, when the image size is QVGA and the number of time-series images is 4, the maximum frame rate of the system is 194 fps. In addition, it was confirmed that the power efficiency of the system was much better than that of software processing.

DOI： 10.12792/jjiiae.10.1.10

DOI： 10.12792/jjiiae.10.1.10

CiNii Research

その他リンク： https://www.jstage.jst.go.jp/article/jjiiae/10/1/10_10/_article/-char/ja

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   オンライン   2022年01月25日  -  2022年01月25日

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   オンライン   2022年01月25日  -  2022年01月25日

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   オンライン   2022年01月25日  -  2022年01月25日

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   オンライン   2022年01月25日  -  2022年01月25日

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

We have developed a hardware for low-power and high-speed haze removing to sharpen hazy images in batterypowered embedded image processing systems such as drones. For development, we used HLS (High-Level Synthesis), which automatically converts software into hardware. In this paper, we evaluate the performance and power efficiency of the hardware obtained by high-level synthesis based on the haze removing software developed considering the hardware specifications and show its effectiveness.

DOI： 10.5954/icarob.2022.os15-4

Scopus

CiNii Research

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=85125148066&origin=inward

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

The non-photorealistic rendering, NPR, is widely used in social networking service on the mobile device. To realize a real time NPR with low power making battery life of mobile device longer, we attempt to develop hardware module by using high-level synthesis, HLS, converting software to hardware automatically. This research focuses on edgepreserving bubble image, EPB, converting photos into image like filled with bubbles. We proposed a software description method for EPB algorithm so that HLS can generate a high-performance and low-power hardware module. Through the practical experiments, we show that our proposed description method can make HLS generate good hardware module improving the performance and power efficiency compared with the conventional method.

DOI： 10.5954/icarob.2022.os15-3

Scopus

CiNii Research

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=85125150712&origin=inward

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

オンライン   2021年12月07日  -  2021年12月10日

We are developing a game programing library which can be converted to good hardware modules by high-level synthesis, HLS, technology to realize high-performance and low-power mobile terminals executing game applications. High level synthesis, HLS, is a technology that converts software into hardware automatically. Some power-hungry parts of game software are executed by high-speed and low-power hardware on the reconfigurable devices in the mobile terminals. To make an HLS tool generate a desirable hardware module, we must describe software program well considering the hardware organization. In previous study, we developed the software describing method for horizontal background scrolling. This method improved the performance of HLS hardware significantly. In this paper, we are going to propose software description method for omnidirectional background scrolling based on previous study. With this method, HLS tool may convert background scrolling processing efficiently. In addition, we also evaluate the execution time, resource usage and power consumption of the hardware module that HLS generated through experiment.

DOI： 10.1109/TENCON54134.2021.9707379

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=85125964637&origin=inward

担当区分：最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

オンライン   2021年12月07日  -  2021年12月10日

Hardware processing is suitable for embedded image processing systems because of its lower power consumption and higher performance compared to software processing. To facilitate development, a tool called high-level synthesis, which automatically converts high-level languages into hardware description languages, is used. However, high-level synthesis of pure software does not necessarily generate efficient hardware. In this study, we attempted to generate high-performance image processing hardware using a median-based dynamic background subtraction method. As a result, we found that high-performance hardware can be generated when multiple line buffers are introduced. Compared to the non-introduced one, the performance was improved by about 13 times.

DOI： 10.1109/TENCON54134.2021.9707206

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=85125966122&origin=inward

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   神戸(オンライン)   2021年09月06日  -  2021年09月10日

DOI： 10.12792/icisip2021.038

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   神戸(オンライン)   2021年09月06日  -  2021年09月10日

DOI： 10.12792/icisip2021.005

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

韓国   済州島(オンライン)   2021年08月23日  -  2021年08月25日

DOI： 10.1109/TENSYMP52854.2021.9550810

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   北九州   2021年03月26日  -  2021年03月30日

DOI： 10.12792/iciae2021.020

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   北九州   2021年03月26日  -  2021年03月30日

DOI： 10.12792/iciae2021.048

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   北九州   2021年03月26日  -  2021年03月30日

DOI： 10.12792/iciae2021.039

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   北九州   2021年03月26日  -  2021年03月30日

DOI： 10.12792/iciae2021.038

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   北九州   2021年03月26日  -  2021年03月30日

DOI： 10.12792/iciae2021.037

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   北九州   2021年03月26日  -  2021年03月30日

DOI： 10.12792/iciae2021.021

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   オンライン   2021年01月21日  -  2021年01月23日

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   オンライン   2021年01月21日  -  2021年01月23日

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   オンライン   2021年01月21日  -  2021年01月23日

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   オンライン   2021年01月21日  -  2021年01月23日

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   オンライン   2021年01月21日  -  2021年01月23日

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   松江   2020年03月26日  -  2020年03月30日

DOI： 10.12792/iciae2020.046

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   松江   2020年03月26日  -  2020年03月30日

DOI： 10.12792/iciae2020.034

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   松江   2020年03月26日  -  2020年03月30日

DOI： 10.12792/iciae2020.035

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   松江   2020年03月26日  -  2020年03月30日

DOI： 10.12792/iciae2020.045

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（学術雑誌）

© 2020, International Society of Artificial Life and Robotics (ISAROB). High-level synthesis, HLS is a technology to convert the software into the hardware automatically. It is expected as a technology that can greatly reduce the load of the hardware development. However, the current HLS that cannot convert the software not considered the hardware configuration into the optimum hardware. One of characteristics of the hardware to be considered is the burst transfer of memory access. In this paper, we evaluate the burst transfer with a subject of alpha blending processing as a theme. It is necessary to describe the program, so that the HLS tool can implicitly infer the burst transfer, because HLS tool does not have a pragma designating the burst transfer. We consider the description method of the program to infer the burst transfer and clarify the influence of read/write burst transfer on alpha blending.

DOI： 10.1007/s10015-020-00590-x

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=85081391351&origin=inward

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

オーストラリア   ゴールドコースト   2019年12月05日  -  2019年12月07日

We are developing a high-level synthesizable software game library to realize high performance and low power mobile terminals executing game applications. High-level synthesis, HLS, is a technology that automatically converts software into hardware. Games developed by HLS oriented game software library are executed by high-speed and low-power hardware reconfigured on reconfigurable devices in mobile terminals. This paper develops a circle drawing processing as one of functions in HLS oriented game software library. We employ Michener's algorithm which is suitable for hardware implementation as a circle drawing algorithm because it just consists of simple integer operations. We also show the program description method so that HLS tool can convert the circle drawing processing based on Michener's algorithm to a good hardware module. The experiments evaluate the execution time and the amount of hardware of the hardware module HLS generated.

DOI： 10.1109/PDCAT46702.2019.00058

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?eid=2-s2.0-85083221623&doi=10.1109%2fPDCAT46702.2019.00058&partnerID=40&md5=6cdf55dc987a247f1f11891406bfa90b

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

オーストラリア   ゴールドコースト   2019年12月05日  -  2019年12月07日

The high-level synthesis converting software to hardware automatically is one of the important technologies for significantly reducing the burden caused by developing hardware module. The embedded image processing products need the HLS to quickly implement a hardware module achieving high-performance with low-power consumption instead of software implementation for high-computational processing. However, the HLS tool cannot generate a hardware module with high-performance and low-power consumption expected when the software program without deep consideration about the hardware organization to be generated is input. This paper shows a software description method to extract some parallelisms by duplicating the histograms in the automatic image binarization which is called as Otsu's method in order to improve a performance of the hardware module HLS generates. The experimental results show the effect of our description method about the performance and the amount of hardware. We also discuss about a trade-off among the parallelism, performance and amount of hardware.

DOI： 10.1109/PDCAT46702.2019.00105

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?eid=2-s2.0-85083184174&doi=10.1109%2fPDCAT46702.2019.00105&partnerID=40&md5=17695de156279fc5c76e9282bcea1c93

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（学術雑誌）

© 2019, International Society of Artificial Life and Robotics (ISAROB). High-level synthesis (HLS) automatically converting software into hardware is a promising technology to reduce the design burden significantly. However, to use HLS technology efficiently, software program must be described considering the hardware organization that HLS tool will generate. We are developing the HLS image processing library. However, some caution is required when using HLS for programs that read images. When the same image is read through an argument of the function, the input port corresponding to this argument on the hardware generated by HLS tool may cause the port conflict. As a result, the image reading is made serialized and this serialization disturbs the performance of the data path well pipelined by the HLS tool. This paper shows how to write a software program to avoid this problem. In addition, we adapt this method to two image processing and evaluate the effect of our proposal to them.

DOI： 10.1007/s10015-019-00576-4

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=85075883857&origin=inward

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（学術雑誌）

DOI： 10.5573/IEIESPC.2019.8.3.178

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（学術雑誌）

日本   北九州   2019年03月26日  -  2019年03月30日

DOI： 10.12792/iciae2019.052

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（学術雑誌）

日本   北九州   2019年03月26日  -  2019年03月30日

DOI： 10.12792/iciae2019.051

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   別府   2019年01月23日  -  2019年01月25日

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   別府   2019年01月23日  -  2019年01月25日

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   別府   2019年01月23日  -  2019年01月25日

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（学術雑誌）

© 2019 Institute of Electronics and Information Engineers. All rights reserved. High-level synthesis (HLS) is technology that automatically converts software to digital hardware. HLS has gained attention as a promising technology that can reduce the burden of hardware development. However, if a software program converted by HLS does not consider organization of the hardware, the current HLS technology cannot convert software to proper digital hardware. One of the characteristics of the hardware to be considered is burst transfer to memory access. Burst transfer attempts to speed up memory access by packing continuous data into a single address. This paper discusses a rectangle-drawing case study that demonstrates how to describe a C program so an HLS tool can infer burst transfer with an arbitrary burst length. Moreover, we consider the necessity to suppress optimization performed by the HLS tool to prevent increasing the amount of digital hardware when we implement the arbitrary burst length. Experiments clarify how performance and the hardware scale change based on the difference in the burst length and suppression of optimization.

DOI： 10.5573/IEIESPC.2019.8.2.143

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=85068577459&origin=inward

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（学術雑誌）

DOI： 10.1007/s10015-018-0511-5

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

韓国   済州島   2018年10月28日  -  2018年10月31日

DOI： 10.1109/TENCON.2018.8650448

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

韓国   済州島   2018年10月28日  -  2018年10月31日

DOI： 10.1109/TENCON.2018.8650055

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   松江   2018年09月10日  -  2018年09月10日

DOI： 10.12792/icisip2018.047

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   松江   2018年09月10日  -  2018年09月10日

DOI： 10.12792/icisip2018.027

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   松江   2018年09月10日  -  2018年09月10日

DOI： 10.12792/icisip2018.028

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   松江   2018年09月10日  -  2018年09月10日

DOI： 10.12792/icisip2018.029

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

タイ   バンコク   2018年07月04日  -  2018年07月07日

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

タイ   バンコク   2018年07月04日  -  2018年07月07日

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   沖縄   2018年03月27日  -  2018年03月31日

DOI： 10.12792/iciae2018.043

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   沖縄   2018年03月27日  -  2018年03月31日

DOI： 10.12792/iciae2018.040

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   沖縄   2018年03月27日  -  2018年03月31日

DOI： 10.12792/iciae2018.041

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   沖縄   2018年03月27日  -  2018年03月31日

DOI： 10.12792/iciae2018.042

担当区分：筆頭著者,　最終著者,　責任著者   記述言語：英語   掲載種別：研究論文（学術雑誌）

© Copyright 2018 The Institute of Electronics, Information and Communication Engineers. This paper shows a describing method of an image processing software in C for high-level synthesis (HLS) technology considering function chaining to realize an efficient hardware. A sophisticated image processing would be built on the sequence of several primitives represented as sub-functions like the gray scaling, filtering, binarization, thinning, and so on. Conventionally, generic describing methods for each subfunction so that HLS technology can generate an efficient hardware module have been shown. However, few studies have focused on a systematic describing method of the single top function consisting of the sub-functions chained. According to the proposed method, any number of sub-functions can be chained, maintaining the pipeline structure. Thus, the image processing can achieve the near ideal performance of 1 pixel per clock even when the processing chain is long. In addition, implicitly, the deadlock due to the mismatch of the number of pushes and pops on the FIFO connecting the functions is eliminated and the interpolation of the border pixels is done. The case study on a canny edge detection including the chain of some sub-functions demonstrates that our proposal can easily realize the expected hardware mentioned above. The experimental results on ZYNQ FPGA show that our proposal can be converted to the pipelined hardware with moderate size and achieve the performance gain of more than 70 times compared to the software execution. Moreover, the reconstructed C software program following our proposed method shows the small performance degradation of 8% compared with the pure C software through a comparative evaluation preformed on the Cortex A9 embedded processor in ZYNQ FPGA. This fact indicates that a unified image processing library using HLS software which can be executed on CPU or hardware module for HW/SW co-design can be established by using our proposed describing method.

DOI： 10.1587/transinf.2017RCP0001

Scopus

CiNii Article

CiNii Research

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=85041503725&origin=inward

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   別府   2018年01月18日  -  2018年01月20日

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

アメリカ   ホノルル   2017年09月07日  -  2017年09月12日

DOI： 10.12792/icisip2017.069

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（学術雑誌）

DOI： 10.1007/978-981-10-3950-8_6

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   北九州   2017年03月27日  -  2017年03月31日

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   北九州   2017年03月27日  -  2017年03月31日

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   北九州   2017年03月27日  -  2017年03月31日

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   北九州   2017年03月27日  -  2017年03月31日

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   北九州   2017年03月27日  -  2017年03月31日

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   京都   2016年09月08日  -  2016年09月12日

DOI： 10.12792/icisip2016.041

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   京都   2016年09月08日  -  2016年09月12日

DOI： 10.12792/icisip2016.040

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   京都   2016年09月08日  -  2016年09月12日

DOI： 10.12792/icisip2016.029

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

フランス   パリ   2016年08月24日  -  2016年08月26日

DOI： 10.1109/CSE-EUC-DCABES.2016.179

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   別府   2016年03月26日  -  2016年03月30日

DOI： 10.12792/iciae2016.008

その他リンク： https://www2.ia-engineers.org/conference/index.php/iciae/iciae2016/paper/view/971/652

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

For the wireless sensor network (WSN), one of the most significant problems is the battery exchange for many sensor nodes. To make the battery changing rarely happen, we have proposed the sensor node architecture with zero standby power. We performed the preliminary experiments for the proposed node. However, we have never shown an application realized by it. In this paper, we demonstrate an application using our sensor node as the door monitor. The result of the case study have shown that our proposed sensor node can Implement a door monitoring system In the WSN and significantly reduced the power consumption during the standby compared with the conventional one.

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=84978657113&origin=inward

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（学術雑誌）

DOI： 10.1007/s10015-015-0218-9

Scopus

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   福岡   2015年09月02日  -  2015年09月05日

DOI： 10.12792/icisip2015.007

その他リンク： https://www2.ia-engineers.org/conference/index.php/icisip/icisip2015/paper/view/837/545

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   福岡   2015年09月02日  -  2015年09月05日

DOI： 10.12792/icisip2015.003

その他リンク： https://www2.ia-engineers.org/conference/index.php/icisip/icisip2015/paper/view/756/546

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（学術雑誌）

その他リンク： http://www.iaeng.org/IJCS/issues_v42/issue_2/IJCS_42_2_08.pdf

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   北九州   2015年03月28日  -  2015年03月31日

DOI： 10.12792/iciae2015.041

その他リンク： https://www2.ia-engineers.org/conference/index.php/iciae/iciae2015/paper/view/633/413

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   北九州   2015年03月28日  -  2015年03月31日

DOI： 10.12792/iciae2015.108

その他リンク： https://www2.ia-engineers.org/conference/index.php/iciae/iciae2015/paper/view/641/481

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

中国   香港   2015年03月18日  -  2015年03月20日

その他リンク： http://www.iaeng.org/publication/IMECS2015/IMECS2015_pp655-660.pdf

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   別府   2015年01月21日  -  2015年01月23日

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   別府   2015年01月21日  -  2015年01月23日

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

ベトナム   ホーチミン   2014年10月08日  -  2014年10月10日

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

Japan   Kitakyushu   2014年09月26日  -  2014年09月29日

DOI： 10.12792/icisip2014.076

その他リンク： https://www2.ia-engineers.org/conference/index.php/icisip/icisip2014/paper/view/380/343

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

Japan   Kitakyushu   2014年09月26日  -  2014年09月29日

DOI： 10.12792/icisip2014.050

その他リンク： https://www2.ia-engineers.org/conference/index.php/icisip/icisip2014/paper/view/399/324

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

Japan   Kitakyushu   2014年09月26日  -  2014年09月29日

DOI： 10.12792/icisip2014.010

その他リンク： https://www2.ia-engineers.org/conference/index.php/icisip/icisip2014/paper/view/393/278

記述言語：日本語   掲載種別：研究論文（学術雑誌）

DOI： 10.12792/jjiiae.002.02.005

その他リンク： https://www2.ia-engineers.org/Journal_J/index.php/jjiiae/issue/view/4/showToc

記述言語：英語   掲載種別：研究論文（学術雑誌）

DOI： 10.12792/JIIAE.2.54

その他リンク： https://www2.ia-engineers.org/Journal_E/index.php/jiiae/article/view/27

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

China   Changshu   2014年03月27日  -  2014年03月29日

DOI： 10.12792/iciae2014.006

その他リンク： https://www2.ia-engineers.org/conference/index.php/iciae/iciae2014/paper/view/272

記述言語：英語   掲載種別：研究論文（学術雑誌）

記述言語：英語   掲載種別：研究論文（学術雑誌）

DOI： 10.12792/JIIAE.1.52

その他リンク： https://www2.ia-engineers.org/Journal_E/index.php/jiiae/article/view/10

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

Japan   Kitakyushu   2013年09月26日  -  2013年09月27日

DOI： 10.12792/icisip2013.035

その他リンク： https://www2.ia-engineers.org/conference/index.php/icisip/icisip2013/paper/view/255/167

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

Japan   Kitakyushu   2013年09月26日  -  2013年09月27日

DOI： 10.12792/icisip2013.004

その他リンク： https://www2.ia-engineers.org/conference/index.php/icisip/icisip2013/schedConf/presentations

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

Japan   Kitakyushu   2013年09月26日  -  2013年09月27日

DOI： 10.12792/icisip2013.021

その他リンク： https://www2.ia-engineers.org/conference/index.php/icisip/icisip2013/schedConf/presentations

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

Japan   Kitakyushu   2013年09月26日  -  2013年09月27日

DOI： 10.12792/icisip2013.022

その他リンク： https://www2.ia-engineers.org/conference/index.php/icisip/icisip2013/schedConf/presentations

記述言語：英語   掲載種別：研究論文（学術雑誌）

DOI： 10.12792/JIIAE.1.11

その他リンク： https://www2.ia-engineers.org/Journal_E/index.php/jiiae/article/view/3

記述言語：英語   掲載種別：研究論文（学術雑誌）

DOI： 10.12792/JIIAE.1.43

その他リンク： https://www2.ia-engineers.org/Journal_E/index.php/jiiae/article/view/8

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（学術雑誌）

その他リンク： http://www.iaeng.org/IJCS/issues_v40/issue_2/IJCS_40_2_03.pdf

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   北九州   2013年03月27日  -  2013年03月28日

DOI： 10.12792/iciae2013.046

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   北九州   2013年03月27日  -  2013年03月28日

DOI： 10.12792/iciae2013.005

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   北九州   2013年03月27日  -  2013年03月28日

DOI： 10.12792/iciae2013.032

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   北九州   2013年03月27日  -  2013年03月28日

DOI： 10.12792/iciae2013.033

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   北九州   2013年03月27日  -  2013年03月28日

DOI： 10.12792/iciae2013.034

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   北九州   2013年03月27日  -  2013年03月28日

DOI： 10.12792/iciae2013.036

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   北九州   2013年03月27日  -  2013年03月28日

DOI： 10.12792/iciae2013.040

担当区分：責任著者   記述言語：日本語   掲載種別：研究論文（学術雑誌）

DOI： 10.12792/jjiiae.001.01.002

その他リンク： https://www2.ia-engineers.org/Journal_J/index.php/jjiiae/issue/view/1/showToc

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

韓国   大田   2013年01月30日  -  2013年02月01日

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   福岡   2012年12月16日  -  2012年12月18日

DOI： 10.1109/SII.2012.6427300

Scopus

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（学術雑誌）

DOI： 10.1007/s10015-012-0066-9

Scopus

記述言語：英語   掲載種別：研究論文（学術雑誌）

日本   京都   2012年08月08日  -  2012年08月10日

DOI： 10.1007/978-3-642-32172-6-17

Scopus

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（学術雑誌）

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

日本   別府   2012年01月19日  -  2012年01月21日

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（学術雑誌）

DOI： 10.4028/www.scientific.net/AMM.103.687

Scopus

その他リンク： http://www.scientific.net/AMM.103.687

担当区分：責任著者   記述言語：英語   掲載種別：研究論文（学術雑誌）

主要雑誌 代表的研究業績

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

USA   San Francisco   2010年10月20日  -  2010年10月22日

主要論文集（会議）

記述言語：日本語   掲載種別：研究論文（学術雑誌）

主要雑誌 代表的研究業績

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

USA   ラスベガス   2010年07月12日  -  2010年07月15日

主要論文集（会議）

記述言語：英語   掲載種別：研究論文（学術雑誌）

DOI： 10.1007/s10015-010-0760-4

Scopus

記述言語：日本語   掲載種別：研究論文（学術雑誌）

主要雑誌

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

福岡   2010年03月23日  -  2010年03月26日

主要論文集（会議） 代表的研究業績

DOI： 10.1007/978-3-642-12165-4-39

Scopus

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

大分   2010年02月04日  -  2010年02月06日

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

Singapore   2009年12月14日  -  2009年12月15日

記述言語：日本語   掲載種別：研究論文（その他学術会議資料等）

主要雑誌 代表的研究業績

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

USA   Las Vegas   2009年07月13日  -  2009年07月16日

主要論文集（会議） 代表的研究業績

記述言語：日本語   掲載種別：研究論文（学術雑誌）

主要雑誌

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

USA   Monterey, California   2009年02月22日  -  2009年02月24日

主要論文集（会議）

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

中国   マカオ   2008年11月30日  -  2008年12月03日

主要論文集（会議）

記述言語：日本語   掲載種別：研究論文（学術雑誌）

主要雑誌 代表的研究業績

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

北九州   2007年12月12日  -  2007年12月14日

主要論文集（会議）

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

台湾   新竹   2007年12月05日  -  2007年12月07日

主要論文集（会議） 代表的研究業績

記述言語：日本語   掲載種別：研究論文（学術雑誌）

主要雑誌 代表的研究業績

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

USA   Nevada   2005年12月07日  -  2005年12月08日

主要論文集（会議） 代表的研究業績

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

USA   Marina Del Rey   2005年10月24日  -  2005年10月26日

主要論文集（会議）

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

ルーマニア   ヤーシ   2005年07月13日  -  2005年07月15日

記述言語：日本語   掲載種別：研究論文（学術雑誌）

主要雑誌

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）

台湾   台南   2004年12月  -  2004年12月

主要論文集（会議）

記述言語：英語   掲載種別：研究論文（その他学術会議資料等）

東京   2004年11月18日  -  2004年11月19日

記述言語：英語   掲載種別：研究論文（その他学術会議資料等）

札幌   2004年10月26日  -  2004年10月29日

主要論文集（会議）

記述言語：英語   掲載種別：研究論文（その他学術会議資料等）

オーストリア   インスブルック   2004年02月17日  -  2004年02月19日

主要論文集（会議）

記述言語：英語   掲載種別：研究論文（その他学術会議資料等）

スペイン   マドリッド   2004年02月14日  -  2004年02月14日

記述言語：英語   掲載種別：研究論文（その他学術会議資料等）

台湾   台北   2002年12月17日  -  2002年12月20日

主要論文集（会議） 代表的研究業績

記述言語：日本語   掲載種別：研究論文（学術雑誌）

主要雑誌

記述言語：英語   掲載種別：研究論文（学術雑誌）

主要雑誌

記述言語：日本語   掲載種別：研究論文（学術雑誌）

主要雑誌 代表的研究業績

記述言語：日本語   掲載種別：研究論文（その他学術会議資料等）

開催期間： 2024年09月25日   記述言語：日本語   開催地：鹿児島   国名：日本国  

開催期間： 2024年09月16日   記述言語：日本語   開催地：愛媛   国名：日本国  

開催期間： 2024年09月16日   記述言語：日本語   開催地：愛媛   国名：日本国  

開催期間： 2024年09月16日   記述言語：日本語   開催地：愛媛   国名：日本国  

開催期間： 2024年07月18日 - 2024年07月19日   記述言語：日本語   開催地：青森(オンライン)   国名：日本国  

開催期間： 2024年06月06日 - 2024年06月07日   記述言語：日本語   開催地：広島   国名：日本国  

開催期間： 2024年06月06日 - 2024年06月07日   記述言語：日本語   開催地：広島   国名：日本国  

開催期間： 2024年01月29日 - 2024年01月30日   記述言語：日本語   開催地：熊本(オンライン)   国名：日本国  

開催期間： 2024年01月25日 - 2024年01月26日   記述言語：日本語   開催地：神奈川(オンライン)   国名：日本国  

開催期間： 2023年12月25日 - 2023年12月26日   記述言語：英語   開催地：北九州   国名：日本国  

開催期間： 2023年12月25日 - 2023年12月26日   記述言語：英語   開催地：北九州   国名：日本国  

開催期間： 2023年12月14日 - 2023年12月15日   記述言語：日本語   開催地：島根 (オンライン)   国名：日本国  

開催期間： 2023年12月14日 - 2023年12月15日   記述言語：日本語   開催地：島根 (オンライン)   国名：日本国  

開催期間： 2023年12月07日 - 2023年12月08日   記述言語：日本語   開催地：名古屋(オンライン)   国名：日本国  

開催期間： 2023年12月07日 - 2023年12月08日   記述言語：日本語   開催地：名古屋(オンライン)   国名：日本国  

開催期間： 2023年11月09日 - 2023年11月10日   記述言語：日本語   開催地：富山 (オンライン)   国名：日本国  

開催期間： 2023年09月07日   記述言語：日本語   開催地：別府   国名：日本国  

開催期間： 2023年09月07日   記述言語：日本語   開催地：別府   国名：日本国  

開催期間： 2023年09月07日   記述言語：日本語   開催地：別府   国名：日本国  

開催期間： 2023年07月06日 - 2023年07月07日   記述言語：日本語   開催地：小樽   国名：日本国  

開催期間： 2023年07月06日 - 2023年07月07日   記述言語：日本語   開催地：小樽   国名：日本国  

開催期間： 2023年07月06日 - 2023年07月07日   記述言語：日本語   開催地：小樽   国名：日本国  

開催期間： 2023年06月05日   記述言語：日本語   開催地：東京  

開催期間： 2023年03月13日 - 2023年03月14日   記述言語：日本語   開催地：オンライン  

開催期間： 2023年03月01日 - 2023年03月02日   記述言語：日本語   開催地：オンライン  

開催期間： 2022年12月09日   記述言語：日本語   開催地：オンライン  

開催期間： 2022年12月09日   記述言語：日本語   開催地：オンライン  

開催期間： 2022年12月07日 - 2022年12月09日   記述言語：英語   国名：日本国  

開催期間： 2022年11月17日 - 2022年11月18日   記述言語：日本語   開催地：オンライン  

開催期間： 2022年11月02日   記述言語：日本語   開催地：オンライン  

開催期間： 2022年08月29日 - 2022年08月30日   記述言語：日本語   開催地：オンライン  

開催期間： 2022年08月29日 - 2022年08月30日   記述言語：日本語   開催地：オンライン  

開催期間： 2022年08月29日 - 2022年08月30日   記述言語：日本語   開催地：オンライン  

開催期間： 2022年08月29日 - 2022年08月30日   記述言語：日本語   開催地：オンライン  

開催期間： 2022年06月09日 - 2022年06月10日   記述言語：日本語   開催地：オンライン  

開催期間： 2022年03月01日 - 2022年03月02日   記述言語：日本語   開催地：オンライン  

開催期間： 2022年02月21日 - 2022年02月22日   記述言語：日本語   開催地：オンライン  

開催期間： 2021年12月06日   記述言語：日本語   開催地：オンライン  

開催期間： 2021年12月04日 - 2021年12月05日   記述言語：日本語   開催地：京都(オンライン)  

開催期間： 2021年10月23日   記述言語：日本語   開催地：広島(オンライン)  

開催期間： 2021年09月23日   記述言語：日本語   開催地：佐賀(オンライン)  

開催期間： 2021年09月09日   記述言語：日本語   開催地：神戸(オンライン)  

開催期間： 2021年09月09日   記述言語：日本語   開催地：神戸(オンライン)  

開催期間： 2021年09月09日   記述言語：日本語   開催地：神戸(オンライン)  

開催期間： 2021年06月14日 - 2021年06月15日   記述言語：日本語   開催地：北海道(オンライン)  

CiNii Article

開催期間： 2020年01月30日 - 2020年01月31日   記述言語：日本語   開催地：東京  

開催期間： 2019年12月13日 - 2019年12月15日   記述言語：日本語   開催地：奄美大島  

開催期間： 2019年12月13日 - 2019年12月15日   記述言語：日本語   開催地：奄美大島  

開催期間： 2019年09月27日 - 2019年09月28日   記述言語：日本語   開催地：北九州  

開催期間： 2019年09月27日 - 2019年09月28日   記述言語：日本語   開催地：北九州  

開催期間： 2019年09月27日 - 2019年09月28日   記述言語：日本語   開催地：北九州  

開催期間： 2019年09月27日 - 2019年09月28日   記述言語：日本語   開催地：北九州  

開催期間： 2019年09月27日 - 2019年09月28日   記述言語：日本語   開催地：北九州  

開催期間： 2019年09月27日 - 2019年09月28日   記述言語：日本語   開催地：北九州  

開催期間： 2019年09月27日 - 2019年09月28日   記述言語：日本語   開催地：北九州  

開催期間： 2018年12月01日 - 2018年12月02日   記述言語：日本語   開催地：大阪  

開催期間： 2018年12月01日 - 2018年12月02日   記述言語：日本語   開催地：大阪  

開催期間： 2018年12月01日 - 2018年12月02日   記述言語：日本語   開催地：大阪  

開催期間： 2018年12月01日 - 2018年12月02日   記述言語：日本語   開催地：大阪  

開催期間： 2018年09月13日   記述言語：日本語   開催地：松江  

開催期間： 2018年09月13日   記述言語：日本語   開催地：松江  

開催期間： 2018年09月13日   記述言語：日本語   開催地：松江  

開催期間： 2018年09月13日   記述言語：日本語   開催地：松江  

開催期間： 2018年09月13日   記述言語：日本語   開催地：松江  

開催期間： 2018年09月13日   記述言語：日本語   開催地：松江  

開催期間： 2018年09月13日   記述言語：日本語   開催地：松江  

開催期間： 2018年09月13日   記述言語：日本語   開催地：松江  

開催期間： 2018年09月13日   記述言語：日本語   開催地：松江  

開催期間： 2018年09月13日   記述言語：日本語   開催地：松江  

開催期間： 2018年09月13日   記述言語：日本語   開催地：松江  

開催期間： 2018年09月13日   記述言語：日本語   開催地：松江  

開催期間： 2017年09月21日 - 2017年09月23日   記述言語：日本語   開催地：北九州  

開催期間： 2017年09月21日 - 2017年09月23日   記述言語：日本語   開催地：北九州  

開催期間： 2017年09月21日 - 2017年09月23日   記述言語：日本語   開催地：北九州  

開催期間： 2016年09月11日   記述言語：日本語   開催地：京都  

開催期間： 2016年09月11日   記述言語：日本語   開催地：京都  

開催期間： 2015年09月04日   記述言語：日本語   開催地：北九州  

開催期間： 2014年09月28日   記述言語：日本語   開催地：北九州  

開催期間： 2014年09月28日   記述言語：日本語   開催地：北九州  

開催期間： 2014年09月28日   記述言語：日本語   開催地：北九州  

開催期間： 2014年09月28日   記述言語：日本語   開催地：北九州  

開催期間： 2013年09月27日   記述言語：日本語   開催地：北九州  

開催期間： 2013年09月27日   記述言語：日本語   開催地：北九州  

開催期間： 2013年09月27日   記述言語：日本語   開催地：北九州  

開催期間： 2013年09月27日   記述言語：日本語   開催地：北九州  

開催期間： 2013年08月29日 - 2013年08月30日   記述言語：日本語   開催地：東京  

開催期間： 2012年12月10日 - 2012年12月12日   記述言語：日本語   開催地：熊本  

開催期間： 2012年09月24日 - 2012年09月25日   記述言語：日本語   開催地：長崎  

開催期間： 2012年09月24日 - 2012年09月25日   記述言語：日本語   開催地：長崎  

開催期間： 2012年09月24日 - 2012年09月25日   記述言語：日本語   開催地：長崎  

開催期間： 2012年09月24日 - 2012年09月25日   記述言語：日本語   開催地：長崎  

開催期間： 2011年09月26日 - 2011年09月27日   記述言語：日本語   開催地： 佐賀  

開催期間： 2011年09月26日 - 2011年09月27日   記述言語：日本語   開催地： 佐賀  

開催期間： 2011年09月26日 - 2011年09月27日   記述言語：日本語   開催地： 佐賀  

開催期間： 2011年09月26日 - 2011年09月27日   記述言語：日本語   開催地： 佐賀  

開催期間： 2011年09月26日 - 2011年09月27日   記述言語：日本語   開催地： 佐賀  

開催期間： 2011年09月26日 - 2011年09月27日   記述言語：日本語   開催地： 佐賀  

開催期間： 2010年10月27日 - 2010年10月29日   記述言語：日本語   開催地：日本 東京  

開催期間： 2010年09月25日 - 2010年09月26日   記述言語：日本語   開催地： 福岡  

開催期間： 2010年09月07日 - 2010年09月09日   記述言語：日本語   開催地： 福岡  

開催期間： 2010年09月02日 - 2010年09月03日   記述言語：日本語   開催地： 熊本  

開催期間： 2010年09月02日 - 2010年09月03日   記述言語：日本語   開催地： 熊本  

開催期間： 2010年09月02日 - 2010年09月03日   記述言語：日本語   開催地： 熊本  

開催期間： 2010年03月15日 - 2010年03月16日   記述言語：日本語   開催地： 宮崎  

開催期間： 2009年10月21日 - 2009年10月23日   記述言語：日本語   開催地：日本 東京 東京  

開催期間： 2009年09月28日 - 2009年09月29日   記述言語：日本語   開催地： 福岡  

開催期間： 2009年09月28日 - 2009年09月29日   記述言語：日本語   開催地： 福岡  

開催期間： 2009年09月03日 - 2009年09月04日   記述言語：日本語   開催地： 熊本  

開催期間： 2009年09月02日 - 2009年09月04日   記述言語：日本語   開催地：日本 仙台  

開催期間： 2009年03月13日 - 2009年03月14日   記述言語：日本語   開催地： 福岡  

開催期間： 2008年10月29日 - 2008年10月31日   記述言語：日本語   開催地：日本 東京  

開催期間： 2008年09月24日 - 2008年09月25日   記述言語：日本語   開催地： 大分  

開催期間： 2008年03月06日 - 2008年03月07日   記述言語：日本語   開催地： 長崎  

開催期間： 2008年03月06日 - 2008年03月07日   記述言語：日本語   開催地： 長崎  

開催期間： 2007年03月16日   記述言語：日本語   開催地： 広島  

開催期間： 2006年10月18日 - 2006年10月20日   記述言語：日本語   開催地： 北九州  

開催期間： 2006年09月28日   記述言語：日本語   開催地： 宮崎  

開催期間： 2006年09月28日   記述言語：日本語  

開催期間： 2006年09月28日   記述言語：日本語   開催地： 宮崎  

開催期間： 2006年09月05日 - 2006年09月07日   記述言語：日本語   開催地： 福岡  

開催期間： 2006年03月08日   記述言語：日本語   開催地： 東京  

開催期間： 2005年10月04日 - 2005年10月08日   記述言語：日本語   開催地： 千葉（幕張メッセ）  

開催期間： 2005年05月   記述言語：日本語   開催地： 京都  

開催期間： 2004年09月   記述言語：日本語   開催地： 鹿児島  

開催期間： 2004年09月   記述言語：日本語   開催地： 鹿児島  

開催期間： 2004年09月   記述言語：日本語   開催地： 鹿児島  

開催期間： 2004年07月   記述言語：日本語   開催地： 青森  

開催期間： 2004年03月   記述言語：日本語  

開催期間： 2004年01月   記述言語：日本語   開催地： 横浜  

開催期間： 2003年09月   記述言語：日本語   開催地： 札幌  

開催期間： 2002年09月   記述言語：日本語   開催地： 長崎  

開催期間： 2002年09月   記述言語：日本語   開催地： 長崎  

開催期間： 2002年08月   記述言語：日本語   開催地： 湯布院  

開催期間： 2002年03月   記述言語：日本語   開催地： 洞爺湖  

開催期間： 2002年03月   記述言語：日本語   開催地： 佐賀  

開催期間： 2001年11月   記述言語：日本語   開催地： 北九州  

開催期間： 2001年11月   記述言語：日本語   開催地： 北九州  

開催期間： 2001年03月   記述言語：日本語   開催地： 横浜  

開催期間： 2001年02月   記述言語：日本語   開催地： 函館  

開催期間： 2000年11月   記述言語：日本語   開催地： 滋賀  

開催期間： 2000年10月   記述言語：日本語   開催地： 愛媛  

開催期間： 2000年04月   記述言語：日本語   開催地： 福岡  

開催期間： 2000年04月   記述言語：日本語   開催地： 福岡  

開催期間： 1998年04月   記述言語：日本語   開催地： 東京  

受賞国：日本国

受賞国：日本国

受賞国：日本国

受賞国：日本国

受賞国：日本国

受賞国：日本国

受賞国：日本国

受賞国：日本国

受賞国：日本国

受賞国：日本国

受賞国：ホンコン(香港)特別行政区

受賞国：ホンコン(香港)特別行政区

受賞国：インドネシア共和国