口頭発表・ポスター発表等 - 中村 和之
-
シグナルインテグリティ評価用100-GSa/sサンプリングオシロスコープマクロの設計と評価
電子情報通信学会、信学技報
-
メモリセル読み出し電圧に着目したFeRAM評価方法
2002年電子情報通信学会総合大会
-
OIP (Optical-interconnection as IP of a CMOS Library)による3.125Gbit/s/port 16×16光I/Oクロスポイントスイッチ
2002年電子情報通信学会総合大会
-
シグナルインテグリティ評価用100-GSa/sサンプリングオシロスコープマクロの設計と評価
2002年電子情報通信学会総合大会
-
4Mb無負荷型4トランジスタSRAMマクロのBIST方式
電子情報通信学会 集積回路研究会
-
OIP(Optical-interconnection as an IP macro)による3.125Gb/s 16×16クロスポイントスイッチ
電子情報通信学会光スイッチング研究会
-
カスコードオペアンプのダイナミックレンジを最大化するバイアス回路の設計
2001年電子情報通信学会ソサエティ大会
-
オンチップデカップリング用MOSゲート容量のゲート長の検討
2001年電子情報通信学会総合大会
-
LSI上の配線におけるインダクタンス効果を組み込んだRC等価遅延モデリング
本人
2001年電子情報通信学会総合大会
-
フィードバック制御不要で多相化可能な2.5GHz-4相クロック発生回路の開発
2001年電子情報通信学会総合大会
-
相補位相ブレンド方式によるデューティ50%補償リピータ
本人
2000年電子情報通信学会ソサエティ大会
-
CMOS高速クロック＆データ リカバリ回路の開発
2000年電子情報通信学会ソサエティ大会
-
相補位相ブレンド方式によるデューティ50%補償リピータ
本人
電子情報通信学会 集積回路研究会 信学技報
-
LSI上の配線におけるインダクタンス効果を組み込んだRC等価遅延モデリング
電子情報通信学会 集積回路研究会 信学技報
-
20Gb/s CMOSマルチチャンネル送信、受信LSI(２)
本人
2000年電子情報通信学会総合大会
-
20Gb/s CMOSマルチチャンネル送信、受信LSI(1)
2000年電子情報通信学会総合大会
-
高速PLLにおける回路遅延による位相余裕の劣下とその影響
本人
1999年電子情報通信学会総合大会
-
非同期ツリー型構造を用いた5Gbps動作のCMOS 1:8 DEMUX回路
1998年電子情報通信学会ソサエティ大会
-
位相比較機能を有する6Gbps動作のCMOS DEMUXモジュール
本人
1998年電子情報通信学会ソサエティ大会
-
位相比較機能を有する6Gbps動作のCMOS DEMUXモジュール
本人
電子情報通信学会 集積回路研究会 信学技報