研究者詳細 - 田向　権

論文 - 田向　権

分割表示376 件中 281 - 300 件目／全件表示 >>

Restricted boltzmann machines without random number generators for efficient digital hardware implementation 査読有り

Hori S., Morie T., Tamukoh H.

Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics) 9886 LNCS 391 - 398 2016年01月

記述言語：英語掲載種別：研究論文（国際会議プロシーディングス）

© Springer International Publishing Switzerland 2016. Restricted Boltzmann machines (RBMs) have actively been studied in the field of deep neural networks. RBMs are stochastic artificial neural networks that can learn a probability distribution of input datasets. However, they require considerable computational resources, long processing times and high power consumption due to huge number of random number generation to obtain stochastic behavior. Therefore, dedicated hardware implementation of RBMs is desired for consumer applications with low-power devices. To realize hardware implementation of RBMs in a massively parallel manner, each unit must include random number generators (RNGs), which occupy huge hardware resources. In this paper, we propose a hardware-oriented RBM algorithm that does not require RNGs. In the proposed method, as a random number, we employ underflow bits obtained from the calculation process of the firing probability. We have developed a software implementation of fixed-point RBMs to evaluate the proposed method. Experimental results show that a 16-bit fixed-point RBM can be trained by the proposed method, and the underflow bits can be used as random numbers in RBM training.

DOI： 10.1007/978-3-319-44778-0_46

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=84987949104&origin=inward

FPGA implementation of autoencoders having shared synapse architecture 査読有り

Suzuki A., Morie T., Tamukoh H.

Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics) 9947 LNCS 231 - 239 2016年01月

記述言語：英語掲載種別：研究論文（国際会議プロシーディングス）

© Springer International Publishing AG 2016. Deep neural networks (DNNs) are a state-of-the-art processing model in the field of machine learning. Implementation of DNNs into embedded systems is required to realize artificial intelligence on robots and automobiles. Embedded systems demand great processing speed and low power consumption, and DNNs require considerable processing resources. A field-programmable gate array (FPGA) is one of the most suitable devices for embedded systems because of their low power consumption, high speed processing, and reconfigurability. Autoencoders (AEs) are key parts of DNNs and comprise an input, a hidden, and an output layer. In this paper, we propose a novel hardware implementation of AEs having shared synapse architecture. In the proposed architecture, the value of each weight is shared in two interlayers between input-hidden layer and hidden-output layer. This architecture saves the limited resources of an FPGA, allowing a reduction of the synapse modules by half. Experimental results show that the proposed design can reconstruct input data and be stacked. Compared with the related works, the proposed design is register transfer level description, synthesizable, and estimated to decrease total processing time.

DOI： 10.1007/978-3-319-46687-3_25

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=84992561479&origin=inward

A CMOS unit circuit using subthreshold operation of MOSFETs for chaotic Boltzmann machines 査読有り

Yamaguchi M., Kato T., Wang Q., Suzuki H., Tamukoh H., Morie T.

Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics) 9947 LNCS 248 - 255 2016年01月

記述言語：英語掲載種別：研究論文（国際会議プロシーディングス）

© Springer International Publishing AG 2016. Boltzmann machines are a useful model for deep neural networks in artificial intelligence, but in their software or hardware implementation, they require random number generation for stochastic operation, which consumes considerable computational resources and power. Chaotic Boltzmann machines (CBMs) have been proposed as a model using chaotic dynamics instead of stochastic operation. They require no random number generation, and are suitable for analog VLSI implementation. In this paper, we describe software simulation results for CBM operation, and propose a CMOS circuit of CBMs using the subthreshold operation of MOSFETs.

DOI： 10.1007/978-3-319-46687-3_27

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=84992609437&origin=inward

自動運転のための知的処理におけるハードウェアアクセラレータ利用の基礎検討査読有り

石田裕太郎, 橋本康平, 有田裕太, 田中良道, 西田健, 伊藤太久磨, 井上秀雄, 通山恭一, 田向権

日本知能情報ファジィ学会ファジィシステムシンポジウム講演論文集 ( 日本知能情報ファジィ学会 ) 32 ( 0 ) 49 - 50 2016年01月

MRCoHOG 特徴量を用いたハードウェア指向人物検出査読有り

山崎裕太, 大江至流, 鈴木, 久野和宏, 山田英夫, 榎田修一, 田向権

日本知能情報ファジィ学会ファジィシステムシンポジウム講演論文集 ( 日本知能情報ファジィ学会 ) 32 ( 0 ) 53 - 56 2016年01月

A color quantization based on vector error diffusion and particle swarm optimization considering human visibility 査読有り

Kubota R., Tamukoh H., Kawano H., Suetake N., Cha B., Aso T.

Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics) 9431 332 - 343 2016年01月

記述言語：英語掲載種別：研究論文（国際会議プロシーディングス）

In this paper, we propose a new color quantization method for generation of the color-reduced images. The proposed method employs a vector error diffusion (VED) method and a particle swarm optimization (PSO). VED method based on Floyd-Steinberg dithering is used for display of the color-reduced image. Furthermore, a color palette used in VED method is optimized by PSO. PSO generates the effective color palette with evaluating a human visibility of the color-reduced image on the display. The validity and the effectiveness of the proposed method are confirmed by some experiments.

DOI： 10.1007/978-3-319-29451-3_27

Scopus

その他リンク： https://www.scopus.com/inward/record.uri?partnerID=HzOxMe3b&scp=84959020337&origin=inward

VLSI Pulse-Coupled Phase Oscillator Networks toward Spike-based Computation 招待有り査読有り

Hakaru Tamukoh and Takashi Morie

The 2nd International Workshop on Brain-Inspired Information Communication Technologies (BIICT), 9th EAI International Conference on Bio-inspired Information and Communications Technologies (BICT) 2015年12月

Measurement and Analysis of a CMOS Chaotic Spiking Oscillator Circuit That Acts as a Filter of Spike Trains 査読有り

Masatoshi Yamaguchi, Seiji Uenohara, Hakaru Tamukoh, and Kazuyuki Aihara

Proc. of the 2015 Int. Symp. on Nonlinear Theory and its Applications (NOLTA2015) 515 - 518 2015年12月

VLSI Pulse-Coupled Phase Oscillator Networks and Their Emulator toward Spike-based Computation for Intelligent Processing 招待有り査読有り

Hakaru Tamukoh, Yasuhiro Suedomi, Kenji Matsuzaka, and Takashi Morie

Extended Abstracts of the 2015 (47th) International Conference on Solid State Devices and Materials (SSDM2015) 806 - 807 2015年09月

A-2-15 カオスボルツマンマシンのCMOS回路化(A-2.非線形問題,一般セッション) 査読有り

加藤孝史, 上ノ原誠二, 鈴木秀幸, 田向権, 森江隆

電子情報通信学会基礎・境界ソサイエティ/NOLTAソサイエティ大会講演論文集 ( 一般社団法人電子情報通信学会 ) 2015 2015年08月

A-2-16 大規模非線形結合系のためのデバイスミスマッチ補償回路の評価(A-2.非線形問題,一般セッション) 査読有り

上ノ原誠二, 森江隆, 田向権, 合原一幸

電子情報通信学会基礎・境界ソサイエティ/NOLTAソサイエティ大会講演論文集 ( 一般社団法人電子情報通信学会 ) 2015 2015年08月

Parameterized Digital Hardware Design of Pulse-coupled Phase Oscillator Networks 査読有り

Yasuhiro Suedomi, Hakaru Tamukoh, Kenji Matsuzaka, Michio Tanaka, and Takashi Morie

Neurocomputing in press 2015年04月

クレイク・オブライエン効果の簡略型生成法による二色覚のためのコントラスト改善 (スマートインフォメディアシステム) 査読有り

田向権, 田中豪, 末竹規哲

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 ( 一般社団法人電子情報通信学会 ) 114 ( 496 ) 39 - 44 2015年03月

担当区分：筆頭著者記述言語：日本語掲載種別：研究論文（学術雑誌）

本稿では,クレイク・オブライエン効果を生成する簡略型アルゴリズムの提案を行う.提案方法では,入力画像中のオブジェクトの周辺部のみ函南のY成分を変化させることでクレイク・オブライエン効果を生成する.これにより,オブジェクト間のコントラストに差がつくような錯視が生成され,入力画像の色に関する印象を保ったまま,2色覚者にとって弁別困難なオブジェクトを判別可能とする.提案手法では,オブジェクトの輪郭情報を抽出するためにTモデルフィルタを導入する.Tモデルフィルタは1ライン分のラインバッファで構成可能であるため,少ないメモリ使用量での実現が可能である.また,提案手法では,乗算や除算を必要としない簡略化が成されている.これらにより,組込み化に適したクレイク・オブライエン効果の生成が可能となる.いくつかの実験により提案手法の有効性を示す.

その他リンク： http://ci.nii.ac.jp/naid/110010017514

A Multidimensional Configurable Processor Array - Vocalise 査読有り

Jiang Li, Yusuke Atsumari, Hiromasa Kubo, Yuichi Ogishima, Satoru Yokota, Hakaru Tamukoh, and Masatoshi Sekine

IEICE Transaction on Information and Systems E98-D ( 2 ) 313 - 324 2015年02月

パルス結合位相振動子ネットワークのディジタル回路実装とその応用 (ニューロコンピューティング) 査読有り

田向権, 末富康寛, 松坂建治, 田中宙夫, 森江隆

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 ( 一般社団法人電子情報通信学会 ) 114 ( 437 ) 15 - 20 2015年01月

担当区分：筆頭著者記述言語：日本語掲載種別：研究論文（学術雑誌）

本稿では,パルス結合位相振動子ネットワークのディジタル回路実装と,その領域ベース結合Markov random field (MRF)モデルへの応用を提案する.提案回路は,パラメタ化されたVerilog-HDLにより記述され,ネットワークサイズ,結合方法,振動子内部関数の形状,演算精度などをパラメタにより変更可能である.この機能により,専用LSI実装のための様々な大規模ネットワークのエミュレーションが可能となる.提案回路の論理シミュレーションでは,2振動子の相互結合における基本動作である同相,逆相同期現象を確認するとともに,提案回路を用いて領域ベース結合MRFモデルを実装し,2次元信号の領域分割処理に応用可能なことを示した.

その他リンク： http://ci.nii.ac.jp/naid/110010008600

Self-Learning of Feature Regions for Image Recognition 査読有り

Satoru Yokota, Jiang Li, Yuichi Ogishima, Hiromasa Kubo, Hakaru Tamukoh, and Masatoshi Sekine

Journal of Computer Sciences and Applications 3 ( 1 ) 1 - 10 2015年01月

A CMOS circuit for PWM-mode nonlinear transformation robust to device mismatches to implement coupled map lattice models 査読有り

Uenohara Seiji, Atuti Daisuke, Matsuzaka Kenji, Tamukoh Hakaru, Morie Takashi, Aihara Kazuyuki

Nonlinear Theory and Its Applications, IEICE ( 一般社団法人電子情報通信学会 ) 6 ( 4 ) 570 - 581 2015年01月

記述言語：英語掲載種別：研究論文（学術雑誌）

In order to develop large-scale nonlinear dynamical systems using CMOS integrated circuits, we propose a core circuit for coupled map lattice (CML) models. The characteristics of the core circuits in the lattice on a chip are not generally equal, which is caused by CMOS device mismatches, including parasitic capacitance and wiring resistance. The proposed circuit solves this problem; it compensates for a DC offset voltage variation by holding it at a capacitor, and also for current variation by adjusting the bias voltage of a current source automatically so as to bring the current close to a target value. The proposed core circuit has been designed and fabricated using TSMC 0.25 µm CMOS technology. The measurement results using the fabricated circuit have shown that the bit precision is more than 8 bits, even if there is a DC offset voltage of 100 mV or a bias-voltage change of 100 mV in a switched current source.

DOI： 10.1587/nolta.6.570

Kyutacar

その他リンク： http://ci.nii.ac.jp/naid/130005102329

Morphological Associative Memory Employing a Split Store Method 査読有り

Hakaru Tamukoh, Kensuke Koga, Hideaki Harada, and Takashi Morie

21th Int. Conf. on Neural Information Processing (ICONIP2014), (Lecture Notes in Computer Science, LNCS 8836) III-341 - III-348 2014年10月

Simplified Lightness Modification Algorithm for Generating Craik O’Brien Effect 査読有り

Hakaru Tamukoh, Go Tanaka, Noriaki Suetake

Int. Workshop on Smart Info-Media Systems in Asia (SISA2014) 54 - 57 2014年10月

A Partice Swarm Optimization Using Combined Information on Personal Best Positions 査読有り

Ryosuke Kubota, Hakaru Tamukoh

ICIC Express Letters 8 ( 8 ) 2069 - 2074 2014年08月

　前のページ - 次のページ　

<田向 権>

論文 - 田向 権

<田向　権>

論文 - 田向　権