論文 - 山脇 彰
-
セミプログラマブルハードウェアによる画像フィルタ用バッファリング手法の検討 査読有り
山脇彰,岩根雅彦
電子情報通信学会論文誌A J92-A ( 3 ) 193 - 196 2009年03月
-
An Intermediate Hardware Model with Load/Store Unit for C to FPGA 査読有り
Akira Yamawaki,Masahiko Iwane
Seventeenth ACM/SIGDA International Symposium on Field-Programmable Gate Arrays 279 - 279 2009年02月
-
An FPGA Implementation of a DWT with 5/3 Filter Using Semi-Programmable Hardware 査読有り
Akira Yamawaki,Kazuharu Morita,Masahiko Iwane
The 2008 IEEE Asia Pacific Conference on Circuits and Systems 709 - 712 2008年12月
-
FPGAベースオンチップマルチプロセッサにおける同期付きキャッシュメモリの実装と評価 査読有り
山脇彰,岩根雅彦
情報処理学会論文誌 49 ( 4 ) 1657 - 1668 2008年04月
-
A Programmable Load/Store Unit on C-based Hardware Design for FPGA 査読有り
Akira Yamawaki,Masahiko Iwane
IEEE International Conference on Field-Programmable Technology 2007 361 - 364 2007年12月
-
An FPGA Implementation of a Snoop Cache with Synchronization for a Multiprocessor System-On-Chip 査読有り
Akira Yamawaki,Masahiko Iwane
The 13th International Conference on Parallel and Distributed Systems (ICPADS'2007) 1 1 - 8 2007年12月
-
チップマルチプロセッサの同期付きキャッシュメモリに対するミスペナルティ隠蔽機構 査読有り
山脇彰,岩根雅彦
情報処理学会論文誌 47 ( 2 ) 566 - 581 2006年02月
-
Coherence Maintenances to Realize an Efficient Parallel Processing for a Cache Memory with Synchronization on a Chip-Multiprocessor 査読有り
Akira Yamawaki,Masahiko Iwane
The 8th IEEE/ACM International Symposium on Parallel Architectures,Algorithms, and Networks 324 - 331 2005年12月
-
An Efficient Parallel Processing Using a Cache Memory With Synchronization on a SOC-multiprocessor 査読有り
Akira Yamawaki,Masahiko Iwane
International Conference on Circuits, Signals, and Systems (CSS 2005) 142 - 147 2005年10月
-
An Evaluation of Memory Effect to Performance on a Real Reconfigurable Computing System 査読有り
Kosei Shimoo,Kouji Kawano,Akira Yamawaki,Masahiko Iwane
International Symposium on Signals, Circuits & Systems 769 - 772 2005年07月
-
同期共有変数キャッシュの同期状態を拡張した効果 査読有り
山脇彰,岩根雅彦
電子情報通信学会論文誌 J87-D-I ( 12 ) 1136 - 1139 2004年12月
-
Hardware design in statement level parallel processing 査読有り
Kosei Shimoo,Akira Yamawaki,Masahiko Iwane.
2004 IEEE Asia-Pacific Conference on Circuits and Systems 317 - 320 2004年12月
-
Easily Customizable Open Soft Processor Cores 査読有り
Akira Yamawaki,Masahiko Iwane
The 2004 1st IEEE Technical Exhibition Based Conference on Robotics and Automation ( TExCRA 2004 ) 79 - 80 2004年11月
-
A new parallel processing paradigm using a reconfigurable computing system 査読有り
Kosei Shimoo,Akira Yamawaki,Masahiko Iwane
International Symposium on Communications and Information Technologies 2004 (ISCIT2004) 797 - 800 2004年10月
-
EVALUATION OF MECHANISMS INTRODUCED TO IMPROVE PERFORMANCE OF TSVM CACHE 査読有り
Akira Yamawaki,Masahiko Iwane
IASTED PARALLEL AND DISTRIBUTED COMPUTING AND NETWORKS 502 - 507 2004年02月
-
Implementation and Evaluation of Novel Cache Architecture for Communicating Shared Variable with Synchronization on a SOC-multiprocessor 査読有り
Akira Yamawaki,Masahiko Iwane
The First Workshop on Embedded Parallel Architectures(WEPA-1) 1 - 6 2004年02月
-
Organization of Shared Memory with Synchronization on Multiprocessor-on-a-chip 査読有り
Akira Yamawaki,Masahiko Iwane
Proc. 9th Int. Conf. on Parallel and Distributed Systems 83 - 90 2002年12月
-
同期通信用メモリにおけるカウンタとブロッキングの効果 査読有り
山脇彰,岩根雅彦
電子情報通信学会論文誌 J84-D-I ( 9 ) 1457 - 1460 2001年09月
-
Tagged communication and synchronization memory for multiprocessor-on-a-chip 査読有り
Masahiko Iwane,Akira Yamawaki,Makoto Tanaka
Systems and Computers in Japan 32 ( 4 ) 1 - 13 2001年03月
-
マルチプロセッサオンチップにおけるCAMを用いた同期通信用メモリ 査読有り
岩根雅彦,山脇彰,田中誠
電子情報通信学会論文誌 J83-D-I ( 3 ) 317 - 328 2000年03月