論文 - 温 暁青
-
A Framework of High-quality Transition Fault ATPG for Scan Circuits 査読有り 国際誌
S. Kajihara,S. Morishima,A. Takuma,X. Wen,T. Maeda,S. Hamada,Y. Sato
IEEE International Test Conference Paper 2.1 2006年10月
-
A Novel and Practical Control Scheme for Inter-Clock At-Speed Testing 査読有り 国際誌
H. Furukawa,X. Wen,L.-T. Wang,B. Sheu,Z. Jiang,S. Wu
IEEE International Test Conference Paper 17.2 2006年10月
-
Compression/Scan Co-Design for Reducing Test Data Volume, Scan-in Power Dissipation, and Test Application Time 査読有り 国際誌
Y. Hu,Y. Han,X. Li,H. Li,X. Wen
IEICE Transactions on Information and Systems E89-D ( 10 ) 2616 - 2625 2006年10月
-
A Highly-Guided X-Filling Method for Effective Low-Capture-Power Scan Test Generation 査読有り 国際誌
X. Wen,K. Miyase,T. Suzuki,Y. Yamato,S. Kajihara,L.-T. Wang,K. K. Saluja
IEEE International Conference on Computer Design 251 - 258 2006年10月
-
Hybrid Fault Simulation with Compiled and Event-Driven Methods 査読有り 国際誌
K. Taniguchi,H. Fujii,S. Kajihara,X. Wen
IEEE International Conference on Design & Test of Integrated Systems in Nanoscale Technology 240 - 243 2006年09月
-
A New Method for Low-Capture-Power Test Generation for Scan Testing 査読有り 国際誌
X. Wen,Y. Yamashita,S. Kajiihara,L.-T. Wang,K. K. Saluja,K. Kinoshita
IEICE Transactions on Information and Systems E89-D ( 5 ) 1679 - 1686 2006年05月
-
A New ATPG Method for Efficient Capture Power Reduction During Scan Testing 査読有り 国際誌
X. Wen,S. Kajihara,K. Miyase,T. Suzuki,K. K. Saluja,L.-T. Wang,K. S. Abdel-Hafez,K. Kinoshita
IEEE VLSI Test Symposium 58 - 63 2006年04月
-
A Dynamic Test Compaction Procedure for High-quality Path Delay Testing 査読有り 国際誌
M. Fukunaga,S. Kajihara,X. Wen,T. Maeda,S. Hamada,Y. Sato
IEEE/ACM Asian and South Pacific Design Automation Conference 348 - 353 2006年01月
-
On Improving Defect Coverage of Stuck-at Fault Tests 査読有り 国際誌
K. Miyase, K. Terashima, S. Kajihara, X. Wen, S. M. Reddy
IEEE Asian Test Symposium 216 - 223 2005年12月
-
Compression/Scan Co-Design for Reducing Test Data Volume, Scan-In Power Dissipation and Test Application Time 査読有り 国際誌
Y. Hu, Y. Han, X. Li, H. Li, X. Wen
IEEE Pacific Rim International Symposium on Dependable Computing 8 - 8 2005年12月
-
Efficient Test Set Modification for Capture Power Reduction 査読有り 国際誌
X. Wen,T. Suzuki,S. Kajihara,K. Miyase,Y. Minamoto,L.-T. Wang,K. K. Saluja
Jounal of Low Power Electrnics 1 ( 3 ) 319 - 330 2005年12月
-
Low-Capture-Power Test Generation for Scan-Based At-Speed Testing 査読有り 国際誌
X. Wen,Y. Yamashita,S. Morishima,S. Kajiihara,L.-T. Wang,K. K. Saluja,K. Kinoshita
IEEE International Test Conference Paper 39.2 2005年11月
-
UltraScan: Using Time-Division Demultiplexing/Multiplexing (TDDM/TDM) with VirtualScan for Test Cost Reduction 査読有り 国際誌
S. Wu,L.-T. Wang,K. S. Abdel-Hafez,B. Sheu,F. Hsu,S. Lin,M. Chang,X. Wen
IEEE International Test Conference Paper 36.4 2005年11月
-
At-Speed Logic BIST Archtecture for Multiple-Clock Circuits 査読有り 国際誌
L.-T. Wang,X. Wen,B. Hsu,S. Wu,J. Guo
IEEE International Conference on Computer Design 475 - 478 2005年10月
-
Wrapper Scan Chains Design for Rapid and Low Power Testing of Embedded Cores 査読有り 国際誌
Y. Han, Y. Hu, X. Li, H. Li, A. Chandra, X. Wen
IEICE Transactions on Information and Systems E88-D ( 9 ) 2126 - 2134 2005年09月
-
A Method for Low-Capture-Power At-Speed Test Generation 査読有り 国際誌
X. Wen,Y. Yamashita,S. Morishima,S. Kajiihara,L.-T. Wang,K. K. Saluja,K. Kinoshita
IEEE Workshop on RTL and High Level Testing 40 - 49 2005年07月
-
On Quantifying Observability for Fault Diagnosis of VLSI Circuits 査読有り 国際誌
N. Toyota,X. Wen,S. Kajihara,M. Sanada
IEEE Workshop on RTL and High Level Testing 192 - 197 2005年07月
-
Path Delay Test Compaction with Process Variation Tolerance 査読有り 国際誌
S. Kajihara,M. Fukunaga,X. Wen,T. Maeda,S. Hamada,Y. Sato
IEEE/ACM Design Automation Conference 845 - 850 2005年06月
-
On the Extraction of a Minimum Cube to Justify Signal Line Values 査読有り 国際誌
K. Miyase,S. Nagayama,S. Kajihara,X. Wen,S. M. Reddy
IEEE European Test Symposium 79 - 84 2005年05月
-
On Low-Capture-Power Test Generation for Scan Testing 査読有り 国際誌
X. Wen,Y. Yamashita,S. Kajiihara,L.-T. Wang,K. K. Saluja,K. Kinoshita
IEEE VLSI Test Symposium 265 - 270 2005年05月